|
13.10.2004, 17:26 | #1 |
Участник
|
VHDL - это язык описания и моделирования процессов в интегральных (или вообще любых цифровых) схемах. Кроме всех обычных для любого языка программирования средств, есть специальные фичи для описания объектов схемы и передаваемых между ними сигналов. То есть можно сгенерировать программно модель поведения схемы и гонять на ней тесты, не производя физически саму схему. Для чего собственно и используется.
|
|
|
Опции темы | Поиск в этой теме |
Опции просмотра | |
|